Alphawave Semi a annoncé le lancement réussi de sa première plateforme de connectivité chiplet sur le processus 3nm le plus avancé de TSMC. Ce nouveau sous-système Universal Chiplet Interconnect Express (UCIeTM), qui a fait ses preuves sur le silicium, élargit le portefeuille et le leadership d'Alphawave Semi en matière de silicium de connectivité. Il ouvre la voie à un écosystème de chiplets robuste et ouvert qui accélère la connectivité et le calcul pour les systèmes d'IA à haute performance. Une première démonstration en direct de la plateforme de silicium UCIe 24Gbps d'Alphawave Semi sur le processus TSMC 3nm a été récemment dévoilée lors du Chiplet Summit à Santa Clara, CA.

Le sous-système complet PHY + contrôleur UCIe 3nm d'Alphawave Semi est capable de débits de données de 24 Gbps, offrant une densité de bande passante élevée avec une consommation d'énergie et une latence extrêmement faibles. La solution est conforme à la dernière spécification UCIe Revision 1.1 et comprend un contrôleur D2D Die-to-Die hautement configurable qui prend en charge les protocoles de streaming, PCIe®/CXLTM, AXI-4, AXI-S, CXS et CHI. Le sous-système est doté d'une surveillance de la santé du taux d'erreur binaire (BER) afin de garantir un fonctionnement fiable.

Le PHY peut être configuré pour prendre en charge les technologies d'emballage avancées de TSMC telles que Chip-on-Wafer-on-Substrate (CoWoS®) et Integrated Fan-Out (InFO) qui maximisent les densités de signaux, ainsi que les substrats organiques pour une solution plus rentable. Les clients peuvent bénéficier des sous-systèmes IP optimisés pour les applications d'Alphawave Semi et de son expertise en matière de conditionnement 2,5D/3D grâce à l'intégration d'interfaces avancées telles que UCIe, PCIe, CXL, Multi-Standard-Serdes et HBM sur des puces et des chiplets personnalisés.