Cadence Design Systems, Inc. et TSMC ont étendu leur collaboration de longue date en annonçant une large gamme d'avancées technologiques innovantes pour accélérer la conception, y compris des développements allant de la 3D-IC et des nœuds de processus avancés à la conception d'IP et à la photonique. Cette collaboration fait progresser de manière significative la conception de systèmes et de semi-conducteurs pour l'IA, l'automobile, l'aérospatiale, les applications hyperscale et mobiles, et a donné lieu aux récentes réalisations technologiques suivantes : Cadence collabore avec TSMC pour insuffler à la plateforme Integrity ? 3D-IC avec de nouvelles caractéristiques et fonctionnalités : La plate-forme Cadence Integrity 3D-IC, solution complète certifiée pour toutes les dernières offres TSMC 3DFabric ?, supporte désormais une spécification 3Dblox hiérarchique développée pour intégrer de multiples chiplets dans des hiérarchies pour la réutilisation et la conception modulaire. Il inclut également de nouvelles fonctionnalités développées pour faciliter l'assemblage et la conception des chiplets, ainsi qu'un flux d'insertion automatisé des marqueurs d'alignement pour accélérer la conception et l'assemblage de chiplets empilés sur différents interposeurs et boîtiers. Les solutions numériques de Cadence sont certifiées pour le flux de conception TSMC N2, y compris Innovus ? Implementation System, Quantus ? Extraction Solution, Quantus Field Solver, Tempus ? Timing Signoff and ECO Solution, Pegasus ? Verification System, Liberate ? characterization et Voltus ? IC Power Integrity Solution. La solution de synthèse Genus ? Synthesis Solution est également compatible avec la technologie N2. Cadence et TSMC collaborent sur des solutions Cadence pilotées par l'IA pour permettre un flux de conception assisté par l'IA pour la productivité et l'optimisation des résultats PPA.
Le flux de conception personnalisé/analogique de Cadence est entièrement certifié pour le dernier kit de conception de processus (PDK) N2 de TSMC : Les outils personnalisés de Cadence optimisés pour les PDK N2 de TSMC comprennent Virtuoso® Schematic Editor pour la capture de conception et Virtuoso ADE Suite pour l'analyse, qui font tous deux partie de Virtuoso Studio, ainsi que le simulateur Spectre® intégré. Tous ont été améliorés pour gérer les simulations en coin, les analyses statistiques, le centrage de la conception et l'optimisation des circuits, qui sont désormais courants avec les nœuds avancés. Virtuoso Studio a également été amélioré pour prendre en charge la migration des processus d'avant en arrière, du mappage des schémas aux spécifications de conception optimisées, en passant par l'automatisation du placement et du routage de la mise en page complète. Les plates-formes Virtuoso Studio et Spectre Simulation, y compris Spectre X, Spectre XPS et l'option Spectre RF, ont obtenu les dernières certifications TSMC N2. Cadence et TSMC ont travaillé en étroite collaboration pour publier un flux de référence de migration de Virtuoso Studio N16 vers N6 RF afin de réduire considérablement les délais d'exécution : Le mappage d'instance basé sur l'objectif cible rapidement les schémas, tandis que EMX® Planar 3D Solver fournit une synthèse d'inducteur et une extraction EM pour les réseaux et les composants au cours de la phase de conception. La suite Virtuoso ADE permet d'optimiser la conception en utilisant les capacités d'analyse RF de Spectre Simulation, et les outils Virtuoso Studio Layout accélèrent la réutilisation et la réimplémentation des layouts RF tout en préservant l'intention de la conception. Cadence annonce la disponibilité d'un portefeuille complet de cœurs IP pour le processus N3 de TSMC, incluant : La propriété intellectuelle de Cadence pour UCIe ? sur TSMC N3 est disponible dans des options de boîtiers avancés et standards. Cadence propose également des IP pour UCIe sur de multiples procédés et configurations afin de permettre à ses clients de disposer d'une solution complète pour l'interconnexion de puce à puce (D2D). Le portefeuille d'IP d'interface mémoire de Cadence (DDR5, LPDDR5 et GDDR6) est éprouvé sur silicium avec les meilleures marges système de sa catégorie et une architecture optimisée pour PPA qui est prête à permettre la prochaine génération d'applications d'entreprise, de calcul de haute performance et d'intelligence artificielle. Les IP de Cadence pour PCIe® 5.0/CXL2.0 et PCIe 6.0/CXL3.0 sur TSMC N3 sont conçues pour fournir le débit et l'utilisation du lien tout en fonctionnant avec une faible latence, offrant aux clients l'excellence en matière de conception de SoC. Le solveur planaire 3D EMX de Cadence a reçu la certification pour la technologie de processus N5 de TSMC : Cette certification permet aux clients communs d'intégrer de manière transparente le solveur EMX dans leur flux de conception de circuits intégrés à nœuds avancés, permettant une analyse EM très précise qui peut surmonter les défis de la diaphonie EM et des parasites. En outre, la certification pour les technologies de processus N2 et N3 est en cours. Cadence dévoile un nouveau flux photonique silicium pour supporter la technologie COUPE (Compact Universal Photonic Engine) de TSMC : Cadence et TSMC collaborent pour développer un flot de conception pour le procédé photonique 3D COUPE qui utilise la plateforme 3D-IC Cadence Integrity. La technologie TSMC COUPE permet l'intégration hétérogène de circuits intégrés photoniques avec des circuits intégrés électriques tout en minimisant les pertes de couplage. Le flux de conception développé par Cadence supportera la technologie COUPE de TSMC et comprendra le simulateur Cadence Spectre X, Virtuoso Studio, EMX 3D Planar Solver et le système de vérification Pegasus, permettant aux clients communs de répondre aux exigences les plus strictes en matière de systèmes et d'ouvrir la voie à des applications de calcul de haute performance.